Курсова робота «Розробка VHDL-моделі регістра», 2010 рік

З предмету Комп'ютери · додано 30.01.2012 15:20 · від fanatidze · Додати в закладки
35 грн Вартість завантаження

Зміст

Вступ 1.Регістри 2.Класифікація регісрів 3.Проектування VHDL- моделі проектованого пристрою 3.1. Концепція мови VHDL Висновок Список використаних джерел Додаток 1 Додаток 2 Додаток 3

Висновок

Під час виконання курсової роботи була створена модель регістра на мові проектування VHDL, яка є базовою мовою при розробці апаратури сучасних обчислювальних систем. Внаслідок того, що мова легко сприймається як машиною, так і людиною вона може використатися на етапах проектування, верифікації, синтезу й тестування апаратур також як і для передачі даних про проект, модифікацію й супроводу. Процес проектвання пристроїв на мові VHDL не скаладає великих труднощів.

Перед завантаженням, ви можете звернутися до адміністратора сайту, та ознайомитися з роботою через Skype (live:intellectnova)

Завантаження буде доступне після авторизації та поповнення балансу на 35 грн

Зайти на сайт

Забули пароль? Ще не зареєстровані?